Data Center Energy Trends Force a Rethink of Chip Power Delivery
Intel Foundry published a two article series on chip power delivery that are worth reading. Here is a quick summary:
인텔 파운드리(Intel Foundry)는 칩 전력 공급에 관한 주목할 만한 2부작 기사 시리즈를 발표했습니다. 주요 요약은 다음과 같습니다.
Artificial intelligence is changing the requirements for semiconductor innovation. Faster transistors and denser packaging remain essential, but their benefits increasingly depend on another engineering challenge: delivering stable power to the places where computation happens. Intel Foundry’s two-part series on power delivery explains why electricity distribution and voltage regulation are becoming central to the future of data center performance.
인공지능(AI)은 반도체 혁신의 요구 조건을 바꾸고 있습니다. 더 빠른 트랜지스터와 더 밀집된 패키징이 여전히 중요하지만, 그 이점은 이제 연산이 이루어지는 곳에 안정적인 전력을 공급하는 또 다른 엔지니어링 과제에 점점 더 좌우되고 있습니다. 인텔 파운드리의 전력 공급 2부작 시리즈는 전력 분배와 전압 조절이 왜 데이터 센터 성능의 미래에 핵심적인 요소가 되고 있는지 설명합니다.
The scale of projected demand makes this shift significant. In the first article, Intel Foundry cites Gartner estimates that worldwide data center power demand will rise from 104 gigawatts in 2025 to 132 gigawatts in 2026, reaching 290 gigawatts by 2030. AI-optimized servers are expected to account for 31% of consumption in 2026 and surpass conventional servers by 2027.
예상되는 수요의 규모는 이러한 변화의 중요성을 잘 보여줍니다. 첫 번째 기사에서 인텔 파운드리는 가트너(Gartner)의 전망을 인용해, 전 세계 데이터 센터 전력 수요가 2025년 104기가와트(GW)에서 2026년 132기가와트로 증가하고, 2030년에는 290기가와트에 이를 것이라고 밝혔습니다. AI 최적화 서버는 2026년 전체 전력 소비의 31%를 차지하고, 2027년에는 일반 서버의 소비량을 넘어설 것으로 예상됩니다.
These are forecasts, but they highlight a practical constraint: computing expansion depends on available electricity and cooling capacity. Operators must divide limited power budgets among processors, memory, networking, and storage. Improving how electricity travels through compute hardware could help increase useful output within those budgets. That makes power delivery relevant to infrastructure economics as well as chip design.
이는 전망치에 불과하지만, 컴퓨팅 확장이 가용한 전력 및 냉각 용량에 달려 있다는 현실적인 제약을 강조합니다. 운영자들은 제한된 전력 예산을 프로세서, 메모리, 네트워킹, 스토리지 사이에 나누어 배분해야 합니다. 컴퓨팅 하드웨어를 통과하는 전력의 흐름을 개선하면 해당 예산 내에서 유효 출력을 높이는 데 도움이 될 수 있습니다. 이는 전력 공급을 칩 디자인뿐만 아니라 인프라 경제학의 영역으로도 편입시킵니다.
Conventional frontside power delivery routes electricity and signals through shared metal layers. As designs become more complex, those functions compete for space. Rising current increases voltage losses through resistance, while inductance complicates responses to sudden workload changes. Engineers compensate with wider connections, additional capacitors, and operating margins, consuming resources and potentially sacrificing efficiency to maintain reliable operation.
기존의 전면 전력 공급(frontside power delivery) 방식은 공유 금속 층을 통해 전력과 신호를 함께 라우팅합니다. 설계가 복잡해짐에 따라 이 두 기능이 공간을 두고 경쟁하게 됩니다. 전류가 증가하면 저항으로 인한 전압 손실이 커지고, 인덕턴스는 급격한 부하 변화에 대한 응답을 복잡하게 만듭니다. 엔지니어들은 더 넓은 연결선, 추가적인 커패시턴스, 작동 마진 등을 통해 이를 보완하지만, 이는 자원을 소모하고 안정적인 작동을 유지하기 위해 효율성을 희생해야 할 수도 있습니다.
Intel Foundry’s RibbonFET Gate-all-around (GAA) transistor architecture with Intel 18A, separates these functions by moving power routing to the chip’s backside. Dedicated power layers create shorter paths to transistors and free frontside resources for signals. Intel says this arrangement reduces resistance, inductance, and IR drop, the voltage lost as current passes through resistance, while improving the stability of the supply.
인텔 18A 공정과 함께 도입된 인텔 파운드리의 RibbonFET GAA(Gate-all-around) 트랜지스터 아키텍처는 전력 라우팅을 칩의 후면으로 이동시킴으로써 이러한 기능들을 분리합니다. 전용 전력 층은 트랜지스터까지의 경로를 단축하고 전면의 신호 라우팅 자원을 확보해 줍니다. 인텔은 이러한 배치가 저항, 인덕턴스, 그리고 전류가 저항을 통과할 때 발생하는 전압 강하(IR drop)를 줄여주며, 전원 공급의 안정성을 향상시킨다고 설명합니다.
Local energy storage complements that architecture. Intel Foundry describes Omni MIM on-die capacitors, substrate-embedded capacitors with through-silicon vias, and embedded deep trench capacitors. These components provide nearby charge when demand suddenly increases. For bursty AI inference and high-performance computing workloads, that support can help limit brief voltage dips that otherwise threaten timing or require more conservative operating settings.
국부적 에너지 저장 장치는 이 아키텍처를 보완합니다. 인텔 파운드리는 온다이(on-die) 커패시터인 Omni MIM, 관통 실리콘 비스(TSV)를 결합한 기판 매립형 커패시터, 그리고 매립형 심층 트렌치 커패시터(embedded deep trench capacitors)를 소개합니다. 이러한 부품들은 수요가 급증할 때 가까운 곳에서 전하를 공급합니다. 버스트(bursty) 성향의 AI 인퍼런스 및 고성능 컴퓨팅(HPC) 워크로드의 경우, 이러한 지원을 통해 타이밍을 위협하거나 더 보수적인 작동 설정을 요구하게 만드는 미세한 전압 저하를 제한할 수 있습니다.
The second article extends the problem to chiplets and stacked dies. Combining multiple dies enables greater bandwidth and functional integration, but also concentrates current demand and increases the number of voltage domains. Package connections must carry power alongside dense signal traffic. Consequently, advanced packaging can create electrical bottlenecks even as it solves other constraints on performance scaling.
두 번째 기사는 문제를 칩렛(chiplets)과 적층 다이(stacked dies) 영역으로 확장합니다. 여러 다이를 결합하면 더 큰 대역폭과 기능적 통합이 가능하지만, 동시에 전류 수요가 집중되고 전압 도메인의 수가 늘어납니다. 패키지 연결 부위는 조밀한 신호 트래픽과 함께 전력을 전달해야 합니다. 결과적으로 첨단 패키징은 성능 확장과 관련된 다른 제약들을 해결하는 동시에 새로운 전기적 병목 현상을 유발할 수 있습니다.
Intel Foundry’s response is to move voltage conversion closer to the load. Distributing power at a higher voltage reduces the current required to carry a given amount of power; conversion near the compute die then supplies its lower operating voltage. This approach can reduce distribution losses, although its overall benefit depends on regulator efficiency and the complete delivery network.
인텔 파운드리의 해법은 전압 변환 부위를 부하(load)에 더 가깝게 이동시키는 것입니다. 더 높은 전압으로 전력을 분배하면 주어진 양의 전력을 전달하는 데 필요한 전류가 줄어들며, 연산 다이 근처에서 전압을 변환하여 낮은 동작 전압을 공급할 수 있습니다. 이 접근법은 분배 손실을 줄일 수 있지만, 전체적인 이점은 레귤레이터의 효율성과 전체 전력 공급 네트워크에 따라 달라집니다.
The authors describe several implementations. Fully integrated voltage regulators place the final conversion stage on the processor, supported by CoaxMIL magnetic inductors designed for higher current density. Continuous capacitive voltage regulators, or C2VR, use capacitors instead of traditional inductors. Dedicated regulator chiplets offer placement flexibility, including beneath compute dies or within package structures, potentially shortening demanding power distribution paths.
저자들은 몇 가지 구현 방식을 소개합니다. 완전 통합형 전압 레귤레이터(fully integrated voltage regulators)는 더 높은 전류 밀도를 위해 설계된 CoaxMIL 자기 인덕터의 지원을 받아 최종 변환 단계를 프로세서에 배치합니다. 연속 용량성 전압 레귤레이터(Continuous capacitive voltage regulators, C2VR)는 전통적인 인덕터 대신 커패시터를 사용합니다. 전용 레귤레이터 칩렛은 연산 다이 아래나 패키지 구조 내부에 배치할 수 있는 유연성을 제공하여, 까다로운 전력 분배 경로를 단축할 수 있습니다.
Why it matters is the connection between electrical stability and usable performance. A processor cannot consistently exploit its capabilities if supply voltage fluctuates beyond acceptable limits. Better routing, localized charge storage, and nearby regulation could reduce the margins required for safe operation. That creates opportunities for more efficient computing, while helping designers manage increasingly complex systems.
이것이 중요한 이유는 전기적 안정성과 유효 성능 사이의 연관성 때문입니다. 공급 전압이 허용 한계를 넘어 변동하면 프로세서는 자신의 성능을 지속적으로 발휘할 수 없습니다. 더 나은 라우팅, 국부적 전하 저장, 그리고 근접한 전압 조절은 안전한 작동에 필요한 여유 마진을 줄여줄 수 있습니다. 이는 점점 더 제약이 심해지는 에너지 예산 안에서 더 효율적인 컴퓨팅을 구현할 기회를 제공하며, 설계자들이 복잡해지는 시스템을 관리하는 데 도움을 줍니다.
Bottom line: Scaling computation now requires coordinated advances across transistors, wiring, capacitors, regulators, and packaging. Power delivery is becoming a decisive factor in whether additional silicon produces worthwhile performance within increasingly constrained energy budgets.
요약하자면: 이제 연산 확장을 위해서는 트랜지스터, 배선, 커패시터, 레귤레이터, 패키징 전반에 걸친 유기적인 발전이 필요합니다. 전력 공급은 제한된 에너지 예산 속에서 추가적인 실리콘이 실질적인 성능 향상으로 이어질지를 결정하는 핵심 요인으로 자리 잡고 있습니다.
Driving Power Delivery Innovations for the AI Data Center Era
