Generating Chip Subsystems Automatically: A New Answer to Manage Chip Design Complexity
By Defacto Staff
Today’s chips are no longer just processors, they are entire systems. A System-on-Chip (SoC) brings together CPU clusters, accelerators, memories, interconnects and dozens of peripherals, often coming from many different teams and vendors. With AI, high-performance computing and IoT driving demand for ever more capable silicon, the number of blocks, and above all the number of connections between them, keeps growing.
오늘날의 칩은 더 이상 단순한 프로세서가 아니라 전체 시스템 그 자체입니다. 시스템온칩(SoC)은 CPU 클러스터, 가속기, 메모리, 상호 연결, 수십 개의 주변 장치를 하나로 모으며, 이들은 대개 서로 다른 여러 팀과 벤더에서 공급받습니다. AI, 고성능 컴퓨팅(HPC), 사물인터넷(IoT)이 더욱 강력한 성능의 실리콘에 대한 수요를 견인함에 따라, 블록의 수, 특히 블록 간의 연결 수는 계속해서 증가하고 있습니다.
SoCs assembly process is still complex and painful. Connections are listed in spreadsheets and scripts, every IP must be packaged and checked, and any change in the architecture forces design teams to redo a large part of their work. The result is days and sometimes weeks of effort, a heavy reliance on highly specialized skills and rising costs. Design complexity has become a bottleneck for the whole industry.
SoC 조립 공정은 여전히 복잡하고 고통스럽습니다. 연결 상태는 스프레드시트와 스크립트로 나열되고, 모든 IP는 패키징 및 검증을 거쳐야 하며, 아키텍처에 조금만 변화가 생겨도 설계 팀은 작업의 상당 부분을 다시 해야 합니다. 그 결과 수일에서 때로는 수주 간의 노력이 소모되며, 고도의 전문 기술에 대한 의존도가 높아지고 비용이 상승합니다. 설계 복잡성은 이제 전체 산업의 병목 현상이 되었습니다.
A new approach: generate SoC subsystems, and simplify the assembly process
Defacto has just released a new innovation to address this challenge: a solution for SoC subsystem generation. Instead of building a complex SoC from basic IP cores connection by connection, designers describe what they want, and the solution generates first the complete subsystems and afterwards the overall SoC.
디팩토는 이 문제를 해결하기 위해 SoC 서브시스템 생성 솔루션이라는 새로운 혁신을 발표했습니다. 기본적인 IP 코어를 하나씩 연결하여 복잡한 SoC를 구축하는 대신, 설계자가 원하는 바를 설명하면 솔루션이 먼저 완전한 서브시스템을 생성한 후 전체 SoC를 구축합니다.
Generation means automating the whole creation flow. The solution first reads everything that describes each IPs or building block of the chip: how it connects to the others, how it is powered and what timing it must respect. It then wires the blocks together according to the designer’s intent and finally reorganizes the design to make the chip smaller, faster and more power-efficient.
'생성(Generation)'이란 전체 생성 플로우를 자동화하는 것을 의미합니다. 솔루션은 먼저 칩의 각 IP 또는 빌딩 블록을 설명하는 모든 정보(다른 블록과의 연결 방식, 전원 공급 방식, 준수해야 할 타이밍 등)를 읽어들입니다. 그런 다음 설계자의 의도에 따라 블록들을 서로 배선하고, 마지막으로 칩을 더 작고, 빠르고, 전력 효율적으로 만들기 위해 설계를 재구성합니다.
In the end, it produces all the files that downstream teams need to verify and implement the chip.
결과적으로 이 과정은 후속 팀들이 칩을 검증하고 구현하는 데 필요한 모든 파일을 생성합니다.
Powered by Autoconnection innovation
At the heart of the Defacto new innovation is the Autoconnection capability. In a traditional flow, connectivity is specified explicitly, pairing every driver pin, bus or interface. The Autoconnection replaces this with rules that describe intent. These advanced rules allow the solution to adapt to any type of SoC, whatever its architecture, size or content. The tool derives the detailed connections as a family of rules. The approach can also be driven by AI so that engineers refine a starting point instead of writing everything from scratch. Engineers stay in control since every proposal requires to be reviewed and approved before any subsystem is generated.
디팩토의 새로운 혁신 기술의 핵심에는 자동 연결(Autoconnection) 기능이 있습니다. 전통적인 플로우에서는 모든 드라이버 핀, 버스 또는 인터페이스를 일대일로 짝지어 연결을 명시적으로 지정해야 합니다. 자동 연결은 이러한 방식을 의도를 기술하는 규칙(rules)으로 대체합니다. 이러한 고급 규칙 덕분에 이 솔루션은 아키텍처, 크기, 콘텐츠에 관계없이 어떤 유형의 SoC에도 적응할 수 있습니다. 툴은 상세한 연결을 일련의 규칙 패밀리로 도출합니다. 이 접근 방식은 AI로 구동될 수도 있어서 엔지니어들이 처음부터 모든 것을 작성하는 대신 시작점을 기반으로 수정할 수 있습니다. 모든 제안은 서브시스템이 생성되기 전에 검토와 승인을 거쳐야 하므로 엔지니어들은 주도권을 유지합니다.
Complete support around the generation
Generating a SoC also requires handling all needed design formats and related versions, so Defacto’s innovation brings extended support for the industry’s design RTL and collaterals. This includes the IP-XACT standard to describe IPs, buses and their connectivity, power intent, and timing constraints.
SoC를 생성하려면 필요한 모든 설계 포맷과 관련 버전도 처리해야 하므로, 디팩토의 혁신은 업계의 설계 RTL 및 콜라터럴(collaterals)에 대한 확장된 지원을 제공합니다. 여기에는 IP, 버스 및 그 연결성, 전력 의도(power intent), 타이밍 제약 조건을 설명하기 위한 IP-XACT 표준이 포함됩니다.
Finally, design restructuring capabilities reorganize the design hierarchy to optimize the chip or meet physical design constraints.
마지막으로 설계 재구성(restructuring) 기능은 칩을 최적화하거나 물리적 설계 제약 조건을 충족하기 위해 설계 계층 구조를 재조직합니다.
Building SoCs based on the generation of complex subsystems in real projects also means working with basic IP cores the way their providers deliver them. The solution therefore interoperates with the IP configuration tools of the largest IP providers, so that a configured IP flows directly into the generation.
실제 프로젝트에서 복잡한 서브시스템의 생성을 기반으로 SoC를 구축한다는 것은 공급업체가 제공하는 그대로의 기본 IP 코어와 협업한다는 의미이기도 합니다. 따라서 이 솔루션은 주요 IP 공급업체의 IP 구성 툴과 상호 운용되므로, 구성된 IP가 생성 과정으로 직접 흘러 들어갈 수 있습니다.
Typical subsystem scenario
The Defacto’ new innovation has been validated by major semiconductor companies to generate HPC, AI and IoT subsystems, showing that it holds across very different SoC architectures. For a typical HPC subsystem with close to a hundred of cores and several hundred of IPs, generating a subsystem takes minutes instead of days and sometimes weeks traditionally.
디팩토의 새로운 혁신은 주요 반도체 기업들에 의해 HPC, AI, IoT 서브시스템 생성 용도로 검증되었으며, 매우 상이한 SoC 아키텍처 전반에서 작동함을 입증했습니다. 100개에 가까운 코어와 수백 개의 IP를 가진 전형적인 HPC 서브시스템의 경우, 전통적으로 수일에서 수주가 걸리던 서브시스템 생성 작업이 단 몇 분 만에 완료됩니다.
Changing how chips are designed
The impact of the Defacto new innovation goes beyond building an SoC or a subsystem faster. Designing SoCs faster, with less specialist expertise and at lower cost changes the economics of chip design. It makes much more complex chips achievable, and it opens the door for emerging players to compete with the established semiconductor majors. As chip complexity continues to grow, in particular with the growing demands of AI, methods that scale with the design rather than against it will be essential.
디팩토의 새로운 혁신이 가져오는 영향은 단순히 SoC나 서브시스템을 더 빠르게 구축하는 것을 넘어섭니다. 더 적은 전문 전문성과 더 낮은 비용으로 SoC를 더 빠르게 설계하는 것은 칩 설계의 경제학을 변화시킵니다. 훨씬 더 복잡한 칩 제작을 가능하게 하며, 신흥 플레이어들이 기존의 반도체 메이저들과 경쟁할 수 있는 문을 열어줍니다. 특히 AI의 수요 증가로 인해 칩의 복잡성이 계속해서 증가함에 따라, 설계와 맞서 싸우는 것이 아니라 설계와 함께 확장되는 방법론이 필수적이 될 것입니다.
This innovation is co-funded by the European Union through the European Innovation Council (EIC) Accelerator program under Horizon Europe. The project is called EmpoSoC.
이 혁신은 호라이즌 유럽(Horizon Europe) 산하 유럽혁신위원회(EIC) 액셀러레이터 프로그램을 통해 유럽연합(EU)의 공동 자금 지원을 받았습니다. 이 프로젝트의 이름은 엠포소크(EmpoSoC)입니다.
