Siemens and NVIDIA Accelerate Lithography for Next-Generation AI Chips
Siemens has announced advances in its collaboration with NVIDIA to accelerate computational lithography, addressing a demanding step in manufacturing advanced AI semiconductors. By integrating NVIDIA’s cuLitho library with Siemens Calibre manufacturing software, the companies aim to make sophisticated photomask optimization practical at full-chip scale. Announced October 14, 2026, the integration delivers up to 12 times faster full-chip optical proximity correction workloads, according to Siemens.
지멘스(Siemens)는 첨단 인공지능(AI) 반도체 제조 과정에서 가장 까다로운 단계인 연산 리소그래피(computational lithography)를 가속화하기 위해 엔비디아(NVIDIA)와의 협력을 진전시켰다고 발표했습니다. 엔비디아의 cuLitho 라이브러리를 지멘스의 캘리버(Calibre) 제조 소프트웨어와 통합함으로써, 두 회사는 정교한 포토마스크 최적화를 풀칩(full-chip) 규모에서 실현하고자 합니다. 2026년 10월 14일에 발표된 바에 따르면, 이번 통합을 통해 풀칩 광학 근접 보정(OPC) 작업 부하를 최대 12배 더 빠르게 처리할 수 있게 되었다고 지멘스는 전했습니다.
The development addresses a fundamental manufacturing problem: the patterns engineers design do not automatically print accurately onto silicon. At extremely small dimensions, diffraction and other physical effects distort the projected image. Computational lithography predicts those effects and adjusts photomask geometries so the resulting wafer patterns more closely match the intended circuitry. NVIDIA describes the process as combining electromagnetic physics, photochemistry, computational geometry, and iterative optimization.
이번 개발은 엔지니어가 설계한 패턴이 실리콘 위에 자동으로 정확하게 인쇄되지 않는다는 근본적인 제조 문제를 해결합니다. 극도로 미세한 치수에서는 회절 및 기타 물리적 현상으로 인해 투사된 이미지가 왜곡됩니다. 연산 리소그래피는 이러한 현상을 예측하고 포토마스크 형상을 조절하여 웨이퍼에 구현되는 패턴이 의도한 회로와 최대한 일치하도록 만듭니다. 엔비디아는 이 과정을 전자기 물리학, 광화학, 연산 기하학, 그리고 반복적 최적화의 결합으로 설명합니다.
These calculations become more demanding as semiconductor features shrink. Manufacturers must account for increasingly complex interactions while controlling production variability. Siemens identifies the transition to high numerical aperture extreme ultraviolet lithography, known as High-NA EUV, as a particular challenge. Advanced approaches such as inverse lithography technology, or ILT, require substantial computing resources, potentially forcing compromises between optimization depth and delivery schedules.
반도체 미세 패턴이 축소됨에 따라 이러한 계산은 더욱 까다로워지고 있습니다. 제조업체들은 생산 가변성을 제어하는 동시에 점점 더 복잡해지는 상호작용을 고려해야 합니다. 지멘스는 하이 개구수 극자외선(High-NA EUV) 리소그래피로의 전환이 특히 큰 도전 과제라고 지적합니다. 역산 리소그래피 기술(ILT)과 같은 첨단 접근 방식은 상당한 컴퓨팅 자원을 요구하며, 이로 인해 최적화의 깊이와 납기 일정 사이에서 타협해야 할 수 있습니다.
ILT approaches mask creation by working backward from the desired wafer pattern to determine suitable mask shapes. Those shapes can include complex curves rather than conventional straight-edged geometries. NVIDIA identifies both ILT and curvilinear optical proximity correction as applications that benefit from accelerated computation, alongside modeling needed for future semiconductor scaling.
ILT는 원하는 웨이퍼 패턴으로부터 역으로 추적하여 적절한 마스크 형상을 도출하는 방식으로 마스크 제작에 접근합니다. 이 과정에서 도출되는 형상은 기존의 직선형 기하학적 구조가 아닌 복잡한 곡선을 포함할 수 있습니다. 엔비디아는 ILT와 곡선형 광학 근접 보정 모두 향후 반도체 미세화에 필요한 모델링과 더불어 가속 연산의 혜택을 받는 응용 분야로 꼽고 있습니다.
The reported performance gains require careful interpretation. Siemens cites simulation speedups ranging from at least 10 times to 17 times for selected workloads, alongside its headline figure for full-chip OPC. These measurements concern particular computational tasks. They do not establish an equivalent acceleration across the complete chip manufacturing process or guarantee identical improvements for every customer configuration.
보도된 성능 향상 수치는 신중한 해석이 필요합니다. 지멘스는 특정 작업 부하에 대해 최소 10배에서 17배에 달하는 시뮬레이션 속도 향상과 함께 풀칩 OPC에 대한 대표 수치를 인용하고 있습니다. 이러한 측정치는 특정 연산 작업에 국한된 것이며, 전체 칩 제조 공정 전반에 걸친 동일한 수준의 가속화를 입증하거나 모든 고객 환경에서 동일한 성능 향상을 보장하는 것은 아닙니다.
The practical opportunity extends beyond completing an existing calculation sooner. Faster simulation can change which calculations engineers can afford to perform. A team facing a fixed deadline might use additional computing headroom to evaluate more candidate corrections, investigate difficult patterns, or examine a broader range of manufacturing conditions. The value comes from better decisions within the available schedule.
실질적인 기회는 단순히 기존의 연산을 더 빨리 끝내는 것에 국한되지 않습니다. 시뮬레이션 속도가 빨라지면 엔지니어가 수행할 수 있는 계산의 범위 자체가 달라질 수 있습니다. 고정된 마감일에 직면한 팀은 추가적인 컴퓨팅 여유를 활용하여 더 많은 후보 보정안을 평가하고, 까다로운 패턴을 조사하며, 더 넓은 범위의 제조 조건을 검토할 수 있습니다. 진정한 가치는 주어진 일정 내에서 더 나은 결정을 내리는 데서 옵니다.
Siemens’ accompanying technical discussion describes computational lithography as a feedback loop connecting software models, photomask geometries, wafer exposure, and measurements of fabricated structures. It says acceleration can allow sophisticated optimization across larger portions of a design and reduce lengthy turnaround times from weeks to days. The company also identifies potential reductions in energy requirements and computing infrastructure footprint.
지멘스의 관련 기술 논의에서는 연산 리소그래피를 소프트웨어 모델, 포토마스크 형상, 웨이퍼 노광, 그리고 제조된 구조물의 측정을 연결하는 피드백 루프I로 설명합니다. 가속화를 통해 설계의 더 넓은 부분에 걸쳐 정교한 최적화를 수행할 수 있으며, 수주에 달하던 긴 소요 시간을 수일 내로 단축할 수 있다고 합니다. 또한 에너지 소모량과 컴퓨팅 인프라가 차지하는 면적을 줄일 수 있는 가능성도 언급하고 있습니다.
For manufacturers, those possibilities create an economic question alongside the technical one. More extensive analysis could help identify vulnerable patterns before expensive manufacturing commitments. However, the business case must include GPU infrastructure, software, integration, and operational costs. Useful customer comparisons would measure total turnaround time, correction quality, energy consumption, and the effort required to qualify an accelerated workflow.
제조업체 입장에서는 이러한 가능성이 기술적 측면뿐만 아니라 경제적 문제도 제기합니다. 더 광범위한 분석은 비용이 많이 드는 제조 확정에 앞서 취약한 패턴을 파악하는 데 도움이 될 수 있습니다. 그러나 비즈니스 타당성 검토에는 GPU 인프라, 소프트웨어, 시스템 통합 및 운영 비용이 모두 포함되어야 합니다. 유용한 고객 비교 지표로는 총 소요 시간, 보정 품질, 에너지 소비량, 그리고 가속화된 워크플로를 도입하는 데 필요한 노력이 포함될 것입니다.
The relevance to AI lies in the connection between computational capability and manufacturability. Designing a powerful processor is only part of delivering it commercially. Its physical patterns must also be produced consistently. Improvements in the software supporting that transfer can therefore contribute to the infrastructure behind future AI chips, even when they are less visible than advances in processor architecture.
AI와의 연관성은 연산 능력과 제조 가능성 사이의 연계성에 있습니다. 강력한 프로세서를 설계하는 것은 상용화를 위한 일부분일 뿐이며, 그 물리적 패턴 역시 일관되게 생산되어야 합니다. 따라서 이러한 전환을 지원하는 소프트웨어의 개선은 프로세서 아키텍처의 발전만큼 눈에 띄지 않더라도 미래 AI 칩을 뒷받침하는 인프라에 기여할 수 있습니다.
There is also a reinforcing relationship: accelerated computing helps prepare more advanced semiconductors for manufacturing, and future semiconductors can provide additional computing capability. Siemens presents this cycle as an important mechanism for continued progress. Its significance will depend on maintaining accuracy while expanding the amount of useful optimization manufacturers can complete.
또한 상호 보완적인 관계도 존재합니다. 가속 연산은 더 첨단 반도체 제조를 준비하는 데 도움을 주며, 미래의 반도체는 추가적인 연산 능력을 제공할 수 있습니다. 지멘스는 이 순환 과정이 지속적인 진보를 위한 중요한 메커니즘이라고 제시합니다. 그 중요성은 제조업체가 수행할 수 있는 유용한 최적화의 양을 확대하는 동시에 정확성을 유지하는 데 달려 있을 것입니다.
Bottom line: The collaboration matters because computing time constrains manufacturing choices. Reducing that constraint could give engineers greater freedom to apply advanced lithography methods, improve process robustness, and prepare complex AI silicon for production with fewer compromises.
결론적으로, 이번 협력이 중요한 이유는 연산 시간이 제조 공정의 선택지를 제약하기 때문입니다. 이러한 제약을 완화하면 엔지니어들은 더 큰 자유를 가지고 첨단 리소그래피 방법을 적용하고, 공정 견고성을 향상시키며, 최소한의 타협으로 복잡한 AI 반도체를 생산용으로 준비할 수 있게 됩니다.
