TSMC 2026 OIP Ecosystem Forum Summary
Source: https://semiwiki.com/semiconductor-manufacturers/tsmc/374104-tsmc-2026-oip-ecosystem-forum-summary/
TSMC’s 2026 Open Innovation Platform Forum presented artificial intelligence as the force reshaping semiconductor design. Its central argument is that faster chips will require progress across the whole system: logic, memory, packaging, interconnects, power delivery and design methods. TSMC places its partner ecosystem at the center of that work, describing collaboration as a way to turn increasingly complex technologies into chips customers can design and produce.
TSMC의 2026 오픈 이노베이션 플랫폼(OIP) 포럼은 인공지능(AI)을 반도체 설계를 재정립하는 핵심 동력으로 제시했습니다. 핵심 주장은 더 빠른 칩을 만들기 위해서는 로직, 메모리, 패키징, 상호 연결, 전력 공급, 설계 방법 등 시스템 전반에 걸친 발전이 필요하다는 점입니다. TSMC는 협업을 통해 날로 복잡해지는 기술을 고객이 직접 설계하고 생산할 수 있는 칩으로 전환하는 수단으로 파트너 생태계를 그 중심에 두고 있습니다.
The keynotes began with the scale of OIP. Since its launch, the platform has expanded from design and intellectual property alliances into cloud, 3DFabric and AI-powered design collaborations. TSMC cites 28 trusted partners, more than 100,000 silicon-verified and production-proven IP offerings, and over 3,000 engineers with expertise spanning concept through silicon. Its IP portfolio covers building blocks such as memory, processors, interfaces, sensors and security across mobile, AI and high-performance computing, automotive and consumer applications. The message is that customers need dependable components and validated design flows as much as they need an advanced manufacturing process.
기조연설은 OIP의 규모를 보여주며 시작되었습니다. 출시 이후 OIP는 설계 및 지식재산권(IP) 동맹에서 클라우드, 3DFabric, AI 기반 설계 협업 분야로 확장되었습니다. TSMC는 28개의 신뢰할 수 있는 파트너, 10만 개 이상의 실리콘 검증 및 양산 검증된 IP 제공 품목, 그리고 개념 단계부터 실리콘 양산까지 전문성을 갖춘 3,000명 이상의 엔지니어를 보유하고 있다고 밝혔습니다. 이들의 IP 포트폴리오는 모바일, AI 및 고성능 컴퓨팅(HPC), 자동차, 가전 분야 전반에 걸쳐 메모리, 프로세서, 인터페이스, 센서, 보안 등의 빌딩 블록을 아우릅니다. 고객에게는 첨단 제조 공정만큼이나 신뢰할 수 있는 부품과 검증된 설계 플로우가 필요하다는 점을 강조하고 있습니다.
AI is also changing the kinds of systems customers want to build. TSMC pointed to applications including robotaxis, humanoid robotics and augmented or virtual reality, alongside growing demand for advanced-node silicon. Yet scaling AI creates linked challenges. Computing needs are rising rapidly, while memory capacity, data movement and power consumption constrain what systems can deliver. TSMC frames this as an opportunity for optimization across the stack, extending beyond the transistor to the package and the data center. The charts illustrate TSMC’s outlook and estimates; their forecasts should be read as projections.
또한 AI는 고객이 구축하고자 하는 시스템의 종류도 변화시키고 있습니다. TSMC는 첨단 노드 실리콘에 대한 수요 증가와 함께 로보택시, 휴머노이드 로봇, 증강현실(AR) 및 가상현실(VR) 등의 애플리케이션을 언급했습니다. 그러나 AI의 규모가 커질수록 상호 연관된 과제들이 발생합니다. 컴퓨팅 수요는 급증하는 반면, 메모리 용량, 데이터 이동, 전력 소비는 시스템 성능의 한계를 제한합니다. TSMC는 이를 트랜지스터를 넘어 패키지와 데이터 센터까지 스택 전반을 최적화할 수 있는 기회로 규정하고 있습니다. 차트들은 TSMC의 전망과 추정치를 보여주며, 이들의 예측은 어디까지나 전망으로 받아들여야 합니다.
For logic, TSMC emphasizes continuing improvements in power efficiency through process enhancements, design-technology co-optimization and circuit design. The deck argues that different workloads need different cell choices: high-performance CPUs and GPUs can prioritize speed, while more compact designs can use high-density cells to balance area and power. This reflects a broader theme of tailoring technology to the intended workload, particularly when energy use limits AI deployment.
로직 부문에서 TSMC는 공정 개선, 설계-기술 공동 최적화(DTCO), 회로 설계를 통한 전력 효율의 지속적인 향상을 강조합니다. 서로 다른 워크로드에는 서로 다른 셀 선택이 필요하다는 점을 역설하며, 고성능 CPU와 GPU는 속도를 우선시할 수 있는 반면, 더 컴팩트한 설계는 고밀도 셀을 사용하여 면적과 전력의 균형을 맞출 수 있다고 설명합니다. 이는 특히 에너지 사용량이 AI 배포를 제한할 때, 기술을 의도된 워크로드에 맞추는 광범위한 주제를 반영합니다.
Advanced packaging is another major focus. TSMC says its 5.5-times-reticle CoWoS package is in production and describes a path toward packages larger than 14 reticles, supported by the 3DFabric Alliance. Larger packages can bring logic and high-bandwidth memory closer together, but the deck also looks beyond today’s common configurations. As more AI work shifts from training toward inference and agentic applications, TSMC expects demand for memory choices optimized for bandwidth, latency and power. It illustrates options including 3D-stacked SRAM, high-bandwidth memory and DRAM integrated with logic. These options call for cooperation among electronic-design-automation providers, IP suppliers, memory companies, assembly and test firms, and substrate makers.
첨단 패키징은 또 다른 주요 초점입니다. TSMC는 5.5배 레티클 크기의 CoWoS 패키지가 양산 중이며 3DFabric 동맹의 지원을 받아 14레티클을 초과하는 패키지를 향한 경로를 구축하고 있다고 밝혔습니다. 더 큰 패키지를 통해 로직과 고대역폭 메모리(HBM)를 더 가깝게 배치할 수 있지만, 이번 발표에서는 오늘날의 일반적인 구성을 넘어선 미래도 조망합니다. AI 작업이 학습에서 추론 및 에이전틱(agentic) 애플리케이션으로 전환됨에 따라, TSMC는 대역폭, 지연 시간, 전력에 최적화된 메모리 선택지에 대한 수요가 증가할 것으로 예상합니다. 3D 적층 SRAM, HBM, 그리고 로직과 통합된 DRAM 등의 선택지를 제시하며, 이러한 옵션들은 전자 설계 자동화(EDA) 제공업체, IP 공급업체, 메모리 업체, 조립 및 테스트 기업, 기판 제조업체 간의 협력을 요구합니다.
Connectivity receives its own roadmap. TSMC says a 200-gigabit-per-second micro-ring modulator using its COUPE technology is in production. It reports a bit-error rate below 10⁻⁸ and outlines further work on 400-gigabit-per-second modulation, multiple wavelengths and fiber-array integration, with a target of four terabits per second per millimeter by 2030. The point is that greater processing and memory capacity must be matched by ways to move data efficiently.
연결성(Connectivity) 부문에도 자체 로드맵이 존재합니다. TSMC는 자사의 COUPE 기술을 활용한 초당 200기가비트(Gbps) 마이크로 링 변조기가 양산 중이라고 밝혔습니다. 비트 오류율(BER)이 10⁻⁸ 미만임을 보고했으며, 초당 400기가비트 변조, 다중 파장, 광섬유 어레이 통합에 대한 추가 작업을 개괄적으로 설명하면서 2030년까지 밀리미터당 초당 4테라비트(Tbps/mm)의 목표를 제시했습니다. 핵심은 증가하는 프로세싱 및 메모리 용량에 맞춰 데이터를 효율적으로 이동시킬 수 있는 방법이 뒷받침되어야 한다는 것입니다.
TSMC then turned to AI as a tool for designing AI hardware. TSMC describes methods extending from AI-based design-technology co-optimization through implementation and signoff. TSMC says more than 70% of OIP forum papers either use AI solutions or address AI use cases, and introduces six startups in an “Emerging Technologies Alley.” It’s proposed AI Design Kit, or ADK, shifts the design-enablement model toward an agentic AI framework that incorporates design information and training material. The vision is to improve models and flows, raise productivity and shorten the time needed to develop the next generation of chips.
이어 TSMC는 AI 하드웨어를 설계하는 도구로서의 AI를 조명했습니다. AI 기반 설계-기술 공동 최적화부터 구현 및 설계 완료(signoff)에 이르는 방법론을 설명합니다. TSMC는 OIP 포럼 논문의 70% 이상이 AI 솔루션을 사용하거나 AI 유스케이스를 다루고 있다고 밝혔으며, "이머징 테크놀로지 앨리(Emerging Technologies Alley)"에 참여한 6개의 스타트업을 소개했습니다. TSMC가 제안한 AI 디자인 키트(ADK)는 설계 정보와 학습 자료를 통합하는 에이전틱 AI 프레임워크로 설계 지원 모델을 전환합니다. 이 비전은 모델과 플로우를 개선하고, 생산성을 높이며, 차세대 칩 개발에 소요되는 시간을 단축하는 것입니다.
Bottom line: TSMC expands the design boundary to the system level. The deck names COUPE, integrated voltage regulation, capacitors and thermal design-technology co-optimization as technologies relevant from AI chips through data centers. It calls for closer collaboration with original design manufacturers on shared design and analysis methods. Taken together, the slides present OIP as a means of coordinating specialized partners around a common problem: making future AI systems faster, more capable and more power efficient while keeping their design and production practical.
결론적으로, TSMC는 설계 경계를 시스템 레벨로 확장합니다. 발표 자료에서는 AI 칩부터 데이터 센터에 이르러 관련 있는 기술로 COUPE, 통합 전압 조정기, 커패시터, 열 설계-기술 공동 최적화를 꼽았습니다. 아울러 공유 설계 및 분석 방법과 관련하여 원스톱 디자인 제조업체(ODM)와의 긴밀한 협력을 촉구합니다. 종합해 볼 때, 이번 발표들은 미래의 AI 시스템을 더 빠르고, 더 유능하며, 더 전력 효율적으로 만들면서도 설계와 생산을 실용적으로 유지한다는 공통의 문제를 해결하기 위해 특화된 파트너들을 조율하는 수단으로서 OIP를 제시하고 있습니다.
